Validation d'un concept d'élimination de raies parasites par l'implémentation du process sur FPGA, poster TER Travaux d'Etude et de Recherche Maîtrise EEA Université Rennes 1
