Etude par simulation de structure TFT,
Simulation technologique de nouvelles structures de transistors couche mince TFT ayant des niveaux de masquages réduits 3 et 2 masques, réaliser à basse température < 600°C sur substrat d’oxyde.

Réalisation salle blanche, caractérisation des nouvelles structures et comparaison avec les caractéristiques d’un transistor TFT classique.


Compétences mobilisées
simulation, réalisation salle blanche, caractérisation, comparaison..

-:lien vers le poster ,

Sabri JANFAOUI, CTS, 2009